RAMBUS công bố bộ điều khiển PCIe 6.0 PAM4 – Cung cấp hiệu suất 64 GT/s cho các Data Center thế hệ tiếp theo

Rambus vừa công bố bộ điều khiển PCIe 6.0 hoàn toàn mới sẽ sử dụng tín hiệu PAM4 và cung cấp tốc độ truyền lên đến 64 GT/s trên các trung tâm dữ liệu thế hệ tiếp theo. Bộ điều khiển mới hoàn toàn tuân thủ các thông số kỹ thuật PCIe 6.0 của PCI-SIG đã được phát hành vào đầu tháng này.

PCIe 6.0 được tối ưu hoá hiệu suất và bảo mật

Rambus Inc, nhà cung cấp chip silicon và silicon hàng đầu giúp dữ liệu nhanh hơn và an toàn hơn, hôm nay đã công bố về vấn đề có sẵn của Bộ điều khiển PCI Express (PCIe) 6.0. Đặc điểm kỹ thuật PCIe là sự lựa chọn kết nối liên thông trên một bối cảnh rộng lớn của các thị trường sử dụng nhiều dữ liệu bao gồm trung tâm dữ liệu, AI/ML, HPC, ô tô, IoT, quốc phòng và hàng không vũ trụ.

>> Tìm hiểu thêm PCI-SIG ra mắt PCIe 6.0 tốc độ truyền 64 GT/s, cao gấp hai lần so với PCIe 5.0

Được tối ưu hóa về công suất, diện tích và độ trễ, bộ điều khiển Rambus PCIe 6.0 cung cấp tốc độ dữ liệu lên đến 64 Gigatransfer/giây (GT/s) cho các ứng dụng hiệu suất cao. Ngoài ra, bộ điều khiển cung cấp bảo mật hiện đại với động cơ mã hóa toàn diện và mã hóa dữ liệu (IDE) theo dõi và bảo vệ các liên kết PCIe chống lại các cuộc tấn công vật lý.

“Sự tiến bộ nhanh chóng của AI/ML và khối lượng công việc sử dụng nhiều dữ liệu đòi hỏi chúng tôi phải tiếp tục cung cấp các giải pháp tốc độ dữ liệu cao hơn với độ trễ, công suất và diện tích tốt nhất trong phân khúc”

“Là bổ sung mới nhất cho danh mục đầu tư của chúng tôi về IP giao diện hàng đầu trong ngành, bộ điều khiển PCIe 6.0 của chúng tôi cung cấp cho khách hàng một giải pháp dễ dàng tích hợp cung cấp cả hiệu suất và bảo mật cho SOC và FPGAS tiên tiến.”

Giám đốc điều hành tại Rambus.

Các tính năng chính của bộ điều khiển RAMBUS PCIe 6.0

• Hỗ trợ thông số kỹ thuật PCIe 6.0 bao gồm 64 tốc độ dữ liệu và tín hiệu PAM4 GT/S
• Hỗ trợ các luồng kích thước cố định cho phép hiệu quả băng thông cao
• Triển khai Sửa lỗi Chuyển tiếp (FEC) có độ trễ thấp để tăng cường độ liên kết
• Kích thước đường dẫn dữ liệu nội bộ tự động tăng hoặc giảm (256, 512, 1024 bit) dựa trên giá trị tối đa. tốc độ và chiều rộng liên kết để giảm số lượng cổng và thông lượng tối ưu
• Tương thích ngược với PCIe 5.0, 4.0 và 3.0 / 3.1
• Hỗ trợ điểm cuối, cổng root, chế độ kép và cấu hình cổng chuyển đổi
• IDE tích hợp được tối ưu hóa cho hiệu suất

>> Có thể bạn quan tâm: So sánh máy chủ Dell PowerEdge T340 và T350 qua những con số “biết nói”

Bộ điều khiển PCIe 6.0 hoạt động như thế nào?

Bộ điều khiển PCIe 6.0 tương thích ngược với các thông số kỹ thuật PCIe 5.0, 4.0 và 3.1/3.0. Nó hỗ trợ phiên bản 6.x của đặc điểm kỹ thuật giao diện PHY cho PCI Express (PIPE). Bộ điều khiển thể hiện giao diện truyền (Tx) và nhận (Rx) hiệu quả cao với độ rộng bus có thể định cấu hình.

Được thiết kế để đáp ứng vô số trường hợp sử dụng của khách hàng, IP có thể được định cấu hình để hỗ trợ điểm cuối, cổng gốc, cổng chuyển đổi và cấu trúc liên kết chế độ kép, cho phép nhiều mô hình sử dụng khác nhau. Trình hướng dẫn Graphical User Interface (GUI) được cung cấp cho phép các nhà thiết kế điều chỉnh IP theo yêu cầu chính xác của họ, bằng cách bật, tắt và điều chỉnh một loạt các tham số.

>> Tham khảo thêm Rò rỉ điểm chuẩn benchmarks APU AMD Ryzen 9 6900HX Zen 3+

Lớp PCI Express (PCI Express layer)

• Được thiết kế theo chuẩn PCI Express mới nhất 6.0 (64 GT/s), 5.0 (32 GT/s), 4.0 (16 GT/s), 3.1/3.0 (8 GT/s) và PIPE 6.x (8,16,) thông số kỹ thuật (32, 64 và 128-bit)
• Hỗ trợ ống kiến trúc Serdes 10b/20b/40b/80b Chiều rộng
• Hỗ trợ độ rộng PIPE 8b/16b/32b/64b/128b gốc
• Tuân thủ thông số kỹ thuật ảo hóa I/O gốc đơn PCI-SIG (SR-IOV)
• Hỗ trợ nhiều kênh ảo (VC) ở chế độ FLIT và không phải FLIT
• Hỗ trợ điểm cuối, cổng root, chế độ kép, cấu hình cổng chuyển đổi
• Hỗ trợ tốc độ PCIE 6.0 đến PCIe 1.0
• Hỗ trợ Forward Error Correction (FEC) – Thuật toán nhẹ cho độ trễ thấp
• Hỗ trợ chế độ nguồn điện thấp L0p
• Lên đến 4 bit cân bằng bảo vệ cho đường dẫn dữ liệu
• Hỗ trợ Clock Gating và Power Gating
• Các tính năng RAS bao gồm LTSSM, ACK/NAK/Replay/UpdateFC hẹn giờ ghi đè, truy cập giao diện PIPE không xáo trộn, tạo lỗi trên các đường dẫn RX và TX, khôi phục trạng thái chi tiết và nhiều hơn nữa, cho phép triển khai IP an toàn và đáng tin cậy.